【導讀】碳化硅（SiC）憑借其優(yōu)異的材料特性，在服務(wù)器、工業(yè)電源等關(guān)鍵領(lǐng)域掀起技術(shù)變革浪潮。本教程聚焦SiC 尤其是SiC JFET系列器件，從碳化硅如何重構(gòu)電源設(shè)計邏輯出發(fā)，剖析其在工業(yè)與服務(wù)器電源場景的應(yīng)用價值。我們已經(jīng)介紹了《碳化硅如何革新電源設(shè)計、工業(yè)與服務(wù)器電源》《三種替代Si和SiC MOSFET的方案》《SiC Cascode JFET與SiC Combo JFET深度解析》《利用SiC CJFET替代超結(jié)MOSFET》，本文將介紹CJFET通常需要配置緩沖電路的原因。
（一） 什么是緩沖電路？
緩沖電路可為采用安森美（onsemi）SiC cascode JFET（CJFET）的功率電路提供開關(guān)速度控制和振蕩抑制功能。對于使用其他類型FET（如硅或碳化硅MOSFET、IGBT）的傳統(tǒng)分立式功率器件，通常設(shè)有外部柵極電阻RG（on）和RG（off）。通過調(diào)整這些電阻值，可以對柵漏電容CGD進行充放電，從而有效調(diào)節(jié)FET的電壓變化率（ΔVDS/Δt）和電流變化率（IDS/Δt），并在FET關(guān)斷時限制電壓過沖。
而如CJFET采用的共源共柵結(jié)構(gòu)（cascode為“cascade”與“cathode”的合并構(gòu)詞，由R.W.Hickman和F.V.Hunt于1939年首次提出，用于描述三極管串聯(lián)構(gòu)成穩(wěn)壓器的結(jié)構(gòu)）由兩個部件串聯(lián)構(gòu)成。對于CJFET來說，其CGD由兩個串聯(lián)電容組成：其一是Si LVMOS的CGD，另一是SiC JFET的CDS。由于JFET的CDS幾乎為零，整個共源共柵結(jié)構(gòu)的等效CGD也趨近于零。因此，試圖像傳統(tǒng)FET那樣通過調(diào)控CGD來調(diào)節(jié)開關(guān)速度的方法，在CJFET中幾乎無效。
控制CJFET開關(guān)速度、電壓過沖及振蕩的最佳方式，是在器件漏極和源極之間跨接一個C（電容）型或RC（電阻-電容）型緩沖電路，具體選擇取決于拓撲結(jié)構(gòu)。在半橋配置中，采用RC緩沖電路可帶來以下優(yōu)勢：
顯著降低關(guān)斷開關(guān)損耗
可將柵極關(guān)斷電阻RG（off）減至最小，從而進一步減少關(guān)斷開關(guān)損耗
在零電壓開關(guān)（ZVS）等軟開關(guān)應(yīng)用中，RC緩沖電路有助于生成更平滑的輸出波形，且無額外開通損耗，這是因為原本會損耗的能量得以被循環(huán)利用。
（二） 為何增加電容型（C）緩沖電路可降低開關(guān)損耗
下方的電路圖展示了帶感性負載的半橋電源電路結(jié)構(gòu)。右下角展現(xiàn)了該電路的關(guān)斷波形圖，其中藍色曲線代表續(xù)流器件的位移電流Idisp，紅色曲線代表被測器件（DUT）的總電流ID，它包含了緩沖電容Cs電流和器件自身輸出電容Coss的電流。
初始階段，器件的導電溝道處于導通狀態(tài)。一個去耦電容Cd鉗位母線電壓，使其保持恒定。在關(guān)斷瞬間，當?shù)蛪簜?cè)的被測器件電壓變化率為dv/dt時，高壓側(cè)器件上將產(chǎn)生反向的dv/dt。此時，高壓側(cè)的位移電流Idisp會導致總電流ID下降，如圖中所示。該位移電流的大小可通過以下公式估算：
在該半橋電路中加入緩沖電容后，將降低dv/dt階段的總關(guān)斷電流。圖中橙色的ID與VDS曲線僅表征器件電流（未計入位移電流），其下降速度明顯更快。原因較為復雜：在器件關(guān)斷瞬間，其溝道阻抗迅速增大；與此同時，緩沖電容Cs提供了一條額外的電流通路。該通路的阻抗并不會像器件溝道那樣快速上升，因此，隨著溝道阻抗的急劇增加，電流會被“推入”緩沖電容路徑中。正因如此，流經(jīng)器件本身的關(guān)斷電流顯著減小，從而大幅降低總的關(guān)斷開關(guān)損耗。
（三） C型與RC緩沖電路的推薦布局
下方電路圖展示了兩種可能的緩沖電路配置方案。對于母線緩沖電路，其利用了去耦電容Cd，該電容應(yīng)盡可能在物理上靠近半橋開關(guān)器件。這樣可最大限度地減小高速開關(guān)回路中的寄生電感。
所有硬開關(guān)轉(zhuǎn)換級（例如圖騰柱PFC的第一級）均需使用RC緩沖電路。對于LLC拓撲，建議在初級側(cè)使用C型緩沖電路。在同步整流應(yīng)用中，同樣推薦使用C型緩沖電路，尤其適用于圖騰柱PFC的慢速臂或傳統(tǒng)高壓直流LLC的次級側(cè)。對于移相全橋拓撲，由于可能承受比傳統(tǒng)LLC更高的關(guān)斷電流，RC緩沖電路更為適宜。
采用RC緩沖電路時，建議將電阻值設(shè)為最小，以保持較低開關(guān)損耗并保持高效率。同時，需確保該電阻連接到足夠?qū)挼腜CB銅布線，以便將其作為散熱路徑——細窄的走線無法有效散發(fā)電阻產(chǎn)生的熱量。
（四） 碳化硅賦能浪潮
如您所見，當軟開關(guān)電源設(shè)計從傳統(tǒng)硅MOSFET轉(zhuǎn)向碳化硅JFET時，這一轉(zhuǎn)變在整個生態(tài)系統(tǒng)中引發(fā)了效率與可靠性的顯著提升。
以現(xiàn)代數(shù)據(jù)中心為例。在電源設(shè)計中采用安森美EliteSiC CJFET可大幅降低散熱需求并提高開關(guān)速度。電源供應(yīng)單元（PSU）工程師得以采用更具成本效益和高能效的拓撲結(jié)構(gòu)，如支持全零電壓開關(guān)（ZVS）的圖騰柱PFC（TPPFC）。這一改進為服務(wù)器機柜節(jié)省了寶貴空間——既優(yōu)化了氣流通道，又使單機柜可容納更多電源模塊。電能利用效率（PUE）被推向更接近理想值1.0，從而實現(xiàn)整體用電效率的提升，這對于生成式人工智能等需要更強算力和更高功耗的應(yīng)用場景尤為重要。
隨著機柜電能質(zhì)量的改善，配電裝置得以簡化，占地空間和能耗同步降低。更優(yōu)的空間利用率讓數(shù)據(jù)中心運營商能夠深度優(yōu)化現(xiàn)有場地布局，而非急于擴建新設(shè)施。這為運營商節(jié)省了數(shù)百萬乃至數(shù)千萬美元的成本。所有這些效益，均源于晶體管使用了碳化硅，減少了電阻和電容的功率損耗與熱量散發(fā)。
這就是賦能浪潮。當您從一開始就選用更優(yōu)的材料、更精湛的工藝、更穩(wěn)健的供應(yīng)鏈和更強的性能來改進電源管理流程時，一切便水到渠成。這正是安森美為工業(yè)電源行業(yè)帶來的變革力量。
