【導(dǎo)讀】在先進制程的馬拉松中，Intel 18節(jié)點不僅承載著英特爾重奪工藝領(lǐng)導(dǎo)地位的戰(zhàn)略雄心，更是其IDM 2.0轉(zhuǎn)型進程中至關(guān)重要的一場攻堅戰(zhàn)。隨著Panther Lake處理器的順利導(dǎo)入，18A正以強勁的良率爬坡勢頭，證明了英特爾在尖端制造領(lǐng)域的底蘊與執(zhí)行力。
據(jù)行業(yè)分析機構(gòu)Diamond Hanz最新數(shù)據(jù)，Intel 18A目前已順利通過工藝風(fēng)險試產(chǎn)（Risk Production）階段，步入高產(chǎn)能良率提升期。當前晶圓產(chǎn)出表現(xiàn)穩(wěn)健，隨著缺陷密度（D0）的持續(xù)收斂，該節(jié)點已展現(xiàn)出優(yōu)異的成本效益與盈利能力，為后續(xù)的規(guī)模化量產(chǎn)奠定了堅實的經(jīng)濟基礎(chǔ)。
在2026年IEEE VLSI研討會上，英特爾正式發(fā)布了Intel 18A系列中的首個性能增強版本Intel 18A?P，這一成果標志著英特爾在先進半導(dǎo)體制造領(lǐng)域再次邁出關(guān)鍵一步，不僅在性能與功耗的平衡上實現(xiàn)了顯著突破，更在制造穩(wěn)定性和量產(chǎn)可行性上取得了實質(zhì)性進展。
18A-P傳達的信號：信任
“我們想要傳達的一個關(guān)鍵點其實就是信任。在這里，信任指的是客戶對信任的訴求，我們希望也希望客戶能夠信任我們。”英特爾代工副總裁Chris Auth向EEWorld說道。
那么客戶到底想要什么？Chris Auth表示，客戶最看重的是可預(yù)測的時間表，這需要技術(shù)、產(chǎn)能、生態(tài)系統(tǒng)與工具，足夠多的IP讓客戶能夠設(shè)計自己的芯片。此外還有客戶服務(wù)——你能切實滿足客戶的需求，并且在執(zhí)行和交付芯片的及時性上可預(yù)測。
去年，英特爾談到Intel 18A-P，并承諾今年交付。而VLSI上展示這項技術(shù)的進展，就是一次里程， 這表明著英特爾正按計劃在今年交付該技術(shù)。
“我們在去年底推出的Panther Lake上引入了Intel 18A，目前正在全面量產(chǎn)爬坡。缺陷密度走勢符合我們的預(yù)期發(fā)展，隨著技術(shù)的持續(xù)磨合，良率也在穩(wěn)步提升。在未來的幾個月，我們會將這一勢頭保持下去?！盋hris Auth如是說。
目前，Intel 18A-P已經(jīng)開始風(fēng)險試產(chǎn)（risk production）。不過，英特爾尚未完成全部認證（qualification），但已經(jīng)看到了足夠的數(shù)據(jù)，讓英特爾高度確信，在完成認證流程后，這些產(chǎn)品將能夠出貨并交付給客戶。這是一個非常關(guān)鍵的里程碑，表明工藝狀態(tài)非常良好，有信心開始量產(chǎn)爬坡。
18A-P性能提升巨大
Intel 18A-是一種性能增強型 RibbonFET 環(huán)繞柵極（GAA）晶體管技術(shù)，并采用 PowerVia 實現(xiàn)背面供電。18A是基礎(chǔ)工藝（Base Process），而18A-P則是其擴展集（Superset），不僅進一步提升了性能，還引入了更多功能特性。
數(shù)據(jù)顯示，相較于標準 Intel 18A制程，18A-P可實現(xiàn)同功耗下性能提升9%，同性能下功耗降低18%，這是非常平穩(wěn)且有利的升級，這種性能無疑能夠成為銜接18A與14A兩代制程的關(guān)鍵技術(shù)橋梁。這種性能提升和臺積電N2P到A16提升相當，遠大于其他臺積電的二代、三代工藝提升。
這一改進是通過新增技術(shù)特性、晶體管性能增強、互連增強以及設(shè)計技術(shù)協(xié)同優(yōu)化（DTCO）共同實現(xiàn)的。英特爾 18A-P 的新增特性包括：額外的邏輯閾值電壓（VT）配對、偏移角收緊、高密度（HD）和高性能（HP）庫中均新增的低功耗器件，以及兩個庫中性能提升的 HP 器件。此外，英特爾 18A-P 還降低了熱阻，改善了導(dǎo)熱性能。
以下，EEWorld對18A-P具體的細節(jié)進行解析。
偏移角收窄33%，新增第5組邏輯VT配對
18A-P將偏移角收窄了33%，是本次突破的關(guān)鍵。先進制程量產(chǎn)一大難點，是確保同批次晶體管的性能和功耗高度一致。受制造工藝固有波動影響，即便同一晶圓上的晶體管也存在速度和功耗差異，通常以“快慢角”衡量，而“偏移角” skew corners則反映最快與最慢晶體管之間的性能差距。偏移角越大，芯片性能和功耗越不可預(yù)測，參數(shù)良率越低，長期制約著先進制程的規(guī)模化量產(chǎn)。
Chris Auth向EEWorld解析，關(guān)于偏差角，可以這樣理解：英特爾在提供PDK（制程設(shè)計套件）時，會明確告知VT存在一定波動范圍，設(shè)計人員必須保證電路在該范圍的高端和低端均能正常工作，這就是所謂的'偏差角'。此外，由于PMOS和NMOS分處兩側(cè)，設(shè)計人員還需考慮各種組合情況——包括NMOS快PMOS慢、PMOS慢NMOS快，以及兩者同時快或同時慢等。這些VT的所有排列組合，統(tǒng)稱為'skews'。
為此，設(shè)計人員必須在芯片設(shè)計中預(yù)留大量保護帶（guard-banding），以應(yīng)對上述所有波動情形。而我們通過減少波動幅度，直接縮小了需要處理的skews范圍。對設(shè)計人員而言，這意味著需要適配的工藝波動更少，所需保護帶也隨之減少，進而可以將節(jié)省下來的設(shè)計余量轉(zhuǎn)化為更高的性能或更低的功耗。
此外，值得注意的是，Intel 18A-P比Intel 18A多提供一對邏輯VT（閾值電壓），即第5對邏輯VT，并可選配更多配對。在低閾值電壓（LVT）和超低閾值電壓（ULVT）之間提供了一個中間 VT，從而在提升速度和功耗方面提供了更大的靈活性。N型和P型偶極子功函數(shù)仍是RibbonFET VT調(diào)諧的關(guān)鍵使能技術(shù)。這一改進使得芯片設(shè)計人員能夠更精細地平衡不同模塊的性能與功耗需求。
晶體管增強
Intel 18A-P在晶體管部分，給高性能庫（180H）和高密度庫（160H）提供了2種額外晶體管設(shè)計，增強在高密度和高性能上的表現(xiàn)，能夠更好應(yīng)對不同的場景。
Intel 18A 高性能庫原本僅有W2和W3兩種設(shè)計，本次補齊了高密度W1和進一步增強的 W3P。18A-P的高密度庫未新增更高密度選項，但引入了介于W1與W2之間的W1.5庫，并搭載W3P，顯著提升了設(shè)計靈活性。目前，英特爾量產(chǎn)的18A芯片Panther Lake全部采用180H高性能庫，最初僅包含兩種晶體管設(shè)計。
前端環(huán)形振蕩器（ring oscillator）性能指標（NAND、NOR、反相器）顯示，在等泄漏電流條件下，Intel 18A-P較Intel 18A 提升了12%。性能增益來自遷移率改善和高性能接觸。NMOS和PMOS晶體管驅(qū)動電流分別增強了約5% 和約16%。NMOS和PMOS晶體管的外部電阻分別降低了20% 和12%。
互連增強
互連技術(shù)上，18A-P對金屬互連層進行了針對性優(yōu)化，實現(xiàn)V0至V2層互連電阻的顯著降低，同時改進M2至M4層走線設(shè)計，減少了不必要的拐角和跳線，從而降低互連延遲和功耗。
關(guān)鍵互連層中設(shè)計規(guī)則（DR）的放寬以及使用鋸齒狀走線的靈活性，帶來了更好的模塊級性能、面積微縮和設(shè)計易用性。V0-V2 通孔電阻的改善也對性能提升有所貢獻。
可靠性與熱特性
Intel 18A-P 的晶圓級可靠性滿足行業(yè)標準1級認證目標，并建立在Intel 18A可靠的基石之上（其SRAM HTOL已通過1000小時應(yīng)力測試）。晶體管遷移率改善也有助于優(yōu)化數(shù)字操作的器件的NBTI特性，從而提供更快且更可靠的晶體管。新型超低阻接觸方案完全滿足MOL（中道）可靠性和缺陷可靠性認證要求。
無論正面還是背面情形，散熱都是個挑戰(zhàn)。英特爾在背面方面有很多經(jīng)驗，因此能夠在散熱上持續(xù)推進創(chuàng)新。
Intel 18A提供了熱影響緩解策略，以補償微縮化、高功率密度晶體管帶來的挑戰(zhàn)。
在18A-P中，英特爾做了兩件事：第一，減薄了熱載體晶圓（thermal handler wafer）區(qū)域的厚度，并換用了一種新材料，從而降低熱阻。第二，引入了新的EDA工具，使其能夠'感知熱'——也就是說，在有熱的地方，它會增加更多的互連或通孔，以便把熱量非?？焖俚貙?dǎo)向襯底，在那里散發(fā)出去，在局部和全局尺度上進一步改善，有效熱阻率降低了約20%。該改進架構(gòu)已通過JEDEC標準應(yīng)力測試，完全滿足芯片-封裝交互（CPI）可靠性要求。
SRAM與DTCO
Intel 18A-P 提供與Intel 18A匹配的SRAM方案（高電流單元HCC為0.023 μm2，高密度單元HDC為0.021 μm2）。
模塊級性能提升的很大一部分來自DTCO（Design-Technology Co-Optimization），以充分釋放Intel 18A-P 新特性的全部價值。
DTCO是一個跨學(xué)科流程，目標用 PPA（Performance/Power/Area）與制造可行性作為計量指標，對比并下選器件結(jié)構(gòu)、工藝模塊、布局風(fēng)格與設(shè)計規(guī)則。DTCO 是一個跨越器件 → 制程 → PDK → 標準單元 → EDA → 架構(gòu)/軟件的縱向協(xié)同體系。要進入該領(lǐng)域，最大的困難不是技術(shù)單點突破，而是跨層協(xié)同能力與工程數(shù)據(jù)閉環(huán)能力。
BSPD+GAA，仍在研究之中
無論是18A還是18A-P，BSPD（背面供電）和GAA兩項技術(shù)非常關(guān)鍵。本次VLSI上，英特爾代工副總裁兼研究Eric Karl展示了公司如何量化背面供電和全環(huán)繞柵極晶體管的優(yōu)勢。Karl 討論了與類似正面互連技術(shù)相比，布線面積減少11%，動態(tài)電壓降減少10 倍，從而實現(xiàn)高達6%的頻率提升或超過15%的動態(tài)功耗降低。
英特爾代工硅與平臺工程團隊的Manju Shamanna分享了基于全環(huán)繞柵極和背面供電工藝構(gòu)建的CPU內(nèi)核的硅成果。他的研究表明，在較低電壓下頻率縮放能力更強，包括在低電壓（約 0.5V）下頻率提升約30%，同時降低了IR壓降，實現(xiàn)了更高效的運行。
英特爾代工的下一步
英特爾代工在VLSI上，還發(fā)布了三篇論文，它們更偏研究性質(zhì)，時間跨度也會更長一些，涵蓋對未來硅擴展至關(guān)重要的多個領(lǐng)域：
CFET（互補場效應(yīng)晶體管）：CFET技術(shù)被認為是半導(dǎo)體行業(yè)在RibbonFET之后持續(xù)微縮的關(guān)鍵路徑。英特爾演示了采用45nm柵極間距、垂直堆疊NMOS和PMOS 器件的單片CFET反相器，通過垂直器件架構(gòu)推進了在全環(huán)繞柵極晶體管之后繼續(xù)擴展邏輯的路徑。
英特爾在CFET工藝研究中取得了一項重要里程碑——將Si（110）上的2×2納米帶CFET反相器微縮至業(yè)界領(lǐng)先的45nm CPP，并集成了背面供電和EEV內(nèi)部互連。英特爾展示了頂部和底部器件的減數(shù)技術(shù)，實現(xiàn)了低風(fēng)險的公共柵極架構(gòu)。還展示了鍵合技術(shù)以實現(xiàn)混合溝道晶向的CFET堆棧，從而在不增加寄生電容的情況下提升性能。PPA評估支持繼續(xù)聚焦于2×2納米帶堆棧方案。
用于電源管理的GaN+硅集成：英特爾演示了氮化鎵功率器件與硅邏輯在300mm上的單片集成，包括約 1000 個柵極的數(shù)字控制塊，從而能夠在單一工藝中實現(xiàn)高效、大規(guī)模的數(shù)字控制以及高性能功率器件，并降低系統(tǒng)復(fù)雜性。
減成法釕互連：英特爾展示了集成氣隙的減成法釕技術(shù)，與銅相比，電容降低高達約35%，并實現(xiàn)了可測量的頻率增益，表明隨著互連持續(xù)縮小，這是改善電阻電容縮放的一條可行路徑。
減成法金屬化因其在微縮互連尺寸下的優(yōu)異RC性能，正作為銅金屬化的替代方案被積極研究。本文首次展示了sRu互連結(jié)合氣隙帶來FROS提升的研發(fā)成果。同時還展示了高達50%的Kelvin通孔電阻降低和高達35%的線間電容改善，從而解決了該技術(shù)未來潛在部署所需的關(guān)鍵性能要素。
